A Synopsys bejelentette, hogy a tervezési folyamat eszközei és IP készen állnak a Samsung Wafer öntödikén a 2NM gyártási folyamatára.A Samsung nemrégiben bejelentette, hogy 2025 -ben tömeges előállításokat fog előállítani, és kijelentette, hogy a folyamatot 2027 -ben tovább javítják. A Synopsys EDA Design Tool átadta a Samsung 2NM GAA folyamatának tanúsítását.
A hivatalos bevezetés szerint a Synopsys EDA -készlete javíthatja a szimulációs tervezés migrációját, a PPA -t (terület hatékonyságát, teljesítményét és energiahatékonyságát) és a Samsung Wafer öntvényének 2NM GAA folyamatcsomópontjainak termelékenységét.A Synopsys a mesterséges intelligenciát (AI) használja az együttműködési optimalizáláshoz, hogy segítse a Samsung -ot a 2NM folyamat területének hatékonyságának, teljesítményének és energiahatékonyságának javításában.
A Synopsys DSO.AI és az ASO.AI eszközöket sikeresen áttelepítették a FinFET -ről a GAA Architecture -ra, ami azt jelenti, hogy az ügyfelek zökkenőmentesen áttelepíthetik meglévő FinFet chip -terveiket az új 2NM GAA folyamatba.
A chip -társaságok a Synopsys eszközöket használhatják új chip -tervező technológiák fejlesztésére, ideértve a hátsó tápegység vezetékeit, a helyi elrendezés -effektus -észlelési módszereket és a nanoSheet egység kialakítását, ezáltal javítva az SF2 folyamatok hatékonyságát és teljesítményét.A Samsung kijelentette, hogy az SF2Z folyamat csomópontja tovább javíthatja a teljesítményt, az energiafogyasztást és a sűrűségt (20%-kal).
A Synopsys azt is feltárta, hogy az UCIE IP -jét a Samsung SF2 és SF4X folyamatcsomópontok chipek előállításához használták.Ezenkívül ugyanazt a DTCO -megoldást is használják a Samsung 1,4 nm -es folyamat csomópontjának (SF1.4) optimalizálására.
